Cargando aplicación...
Preparando tu experiencia meskeIA
Tablas de verdad, circuitos digitales y expresiones booleanas. Puertas lógicas (también llamadas compuertas lógicas): AND, OR, NOT, NAND, NOR, XOR y XNOR.
Y = A · B
Salida 1 solo si TODAS las entradas son 1
| A | B | Y |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Todo lo que necesitas saber sobre puertas lógicas (compuertas lógicas), álgebra de Boole y circuitos digitales
| Puerta | Símbolo | Entradas | Expresión | Salida HIGH cuando... | Universal |
|---|---|---|---|---|---|
| AND | ∧ | 2 | Y = A·B | Todas las entradas son 1 | No |
| OR | ∨ | 2 | Y = A+B | Al menos una entrada es 1 | No |
| NOT | ¬ | 1 | Y = Ā | La entrada es 0 | No |
| NAND | ⊼ | 2 | Y = (A·B)̄ | No todas las entradas son 1 | Sí |
| NOR | ⊽ | 2 | Y = (A+B)̄ | Todas las entradas son 0 | Sí |
| XOR | ⊕ | 2 | Y = A⊕B | Las entradas son diferentes | No |
| XNOR | ⊙ | 2 | Y = A⊙B | Las entradas son iguales | No |
Examen tipo: "Simplifica A·(A+B)". Usando el teorema de absorción: A·(A+B) = A·A + A·B = A + A·B = A. Resultado: una conexión directa sin puertas.
💡 Memoriza las leyes De Morgan: NOT(A·B) = NOT(A)+NOT(B). Son las más preguntadas en exámenes preuniversitarios.
Diseñar un semisumador de 1 bit: puerta XOR para la suma (S = A⊕B) + puerta AND para el acarreo (C = A·B). Solo 2 puertas para sumar bits binarios.
💡 Practica implementando cualquier función con solo puertas NAND. Es ejercicio estándar en arquitectura de computadores.
Detector de paridad para comunicaciones serie: 3 puertas XOR en cascada detectan si el número de unos en 4 bits es par o impar. Usado en UART para verificar integridad de datos.
💡 En diseño real, NAND y NOR son más eficientes en silicio. Los fabricantes de chips los usan como bloques constructivos básicos.
Multiplexor 4:1 para seleccionar entre 4 fuentes de datos: 3 puertas AND (con señales de selección) + 1 puerta OR. Base de los buses de datos en microprocesadores.
💡 Entender la lógica subyacente permite optimizar el uso de LUTs en FPGAs y celdas estándar en ASICs.
Sí, son el mismo componente: un circuito que recibe entradas binarias (0 y 1) y devuelve una salida según una operación lógica. La única diferencia es el término regional: en España se dice puerta lógica y en buena parte de Hispanoamérica (México, Colombia, Argentina...) se dice compuerta lógica. Ambas traducen el inglés logic gate.
💡 Este simulador funciona igual con cualquiera de los dos nombres: las 7 puertas (o compuertas) AND, OR, NOT, NAND, NOR, XOR y XNOR son universales.
El Álgebra de Boole (1854) es el sistema matemático que describe los circuitos digitales. Trabaja con solo dos valores (0 y 1) y tres operaciones básicas (AND, OR, NOT). Permite simplificar expresiones lógicas para reducir el número de puertas y ahorrar coste, energía y espacio en silicio.
💡 Las leyes fundamentales son conmutativa (A·B = B·A), asociativa y distributiva (A·(B+C) = A·B + A·C).
Porque cualquier función lógica puede implementarse usando únicamente puertas NAND (o únicamente NOR). NOT(A) = A NAND A; AND(A,B) = NOT(A NAND B); OR(A,B) = (NOT A) NAND (NOT B). Los fabricantes de chips simplifican la producción usando una sola celda estándar.
💡 En FPGAs modernas, los "Look-Up Tables" (LUT) son la generalización de este concepto: una tabla de memoria que implementa cualquier función booleana.
Una tabla de verdad lista todas las combinaciones posibles de entradas (2n filas para n entradas) y la salida correspondiente. Para 2 entradas: 4 filas (00, 01, 10, 11). Para 3 entradas: 8 filas. Para 10 entradas: 1.024 filas.
💡 Construye siempre las entradas en orden binario natural (de 0 a 2^n-1) para no omitir ninguna combinación.
XOR da salida 1 cuando las entradas son DIFERENTES. XNOR da 1 cuando son IGUALES. Son complementarias: si A XOR B = Y, entonces A XNOR B = NOT(Y). XOR se usa en sumadores y detectores de paridad; XNOR en comparadores de igualdad.
💡 XOR detecta si el número de unos en la entrada es impar. Concatenando XORs se construyen generadores/verificadores de paridad.
Primera ley: NOT(A AND B) = NOT(A) OR NOT(B). Segunda ley: NOT(A OR B) = NOT(A) AND NOT(B). Permiten convertir NAND en OR con entradas negadas y NOR en AND con entradas negadas. Son esenciales para simplificar circuitos.
💡 Para aplicar De Morgan: 1) Niega toda la expresión, 2) Cambia AND por OR (o viceversa), 3) Niega cada variable individual.
Existen dos formas: Suma de Minterms (SOP) y Producto de Maxterms (POS). SOP: para cada fila con salida 1, escribe el AND de variables y únelos con OR. Cualquier tabla de verdad puede expresarse en forma canónica.
💡 SOP es más intuitiva: lee las filas con salida 1, escribe el mintérmino para cada una y únelos con OR.
Los K-Maps son un método gráfico para simplificar expresiones booleanas. Organizan la tabla de verdad en cuadrícula donde celdas adyacentes difieren en una variable (código Gray). Agrupando celdas con valor 1 en potencias de 2, se obtiene la expresión mínima.
💡 Son muy eficientes para hasta 4-5 variables. Para más, se usan algoritmos como Quine-McCluskey o herramientas EDA.
Las puertas lógicas se implementan con transistores CMOS. Una puerta NAND básica usa 4 transistores (2 NMOS en serie + 2 PMOS en paralelo). Los microprocesadores modernos tienen miles de millones de transistores operando a frecuencias de GHz.
💡 La tecnología CMOS domina porque solo consume energía durante las transiciones. Una puerta CMOS en reposo consume esencialmente cero potencia.
Define claramente cuántas variables de entrada tienes (A, B, C...) y qué debe representar la salida. Ejemplo: "alarma que se activa cuando A=1 AND (B=1 OR C=1)".
Lista todas las 2n combinaciones de entradas. Para 2 variables: 4 filas; para 3: 8 filas. Rellena la columna de salida según el enunciado para cada combinación.
Para cada fila con salida 1, escribe el AND de las variables (directas si son 1, negadas si son 0). Une todos los términos con OR. Resultado: la expresión en Suma de Minterms.
Aplica las leyes de Boole para reducir términos. Para 3-4 variables, usa un Mapa de Karnaugh para encontrar la expresión mínima visualmente agrupando unos adyacentes.
Traduce la expresión simplificada a puertas: cada AND → puerta AND, cada OR → puerta OR, cada negación → NOT. Usa el modo "Tablas de Verdad" de este simulador para verificar cada puerta.
Usa el modo "Expresiones" para introducir tu expresión booleana y genera la tabla automáticamente. Comprueba que coincide exactamente con tu tabla del paso 2.
¿Puedes implementar con solo puertas NAND? ¿Con menos puertas totales? Aplica De Morgan para transformar las puertas y reducir la variedad de componentes necesarios en la implementación física.
Antes de pensar en puertas, define la tabla. Es el contrato de tu circuito: especifica el comportamiento exacto para cada combinación. Sin tabla, sin diseño correcto.
Cuando veas NOT(AND) o NOT(OR), aplica De Morgan. Reduce el número de puertas y hace las expresiones más manejables. Es la herramienta más poderosa de simplificación.
Son más eficientes en silicio. En FPGAs y ASICs, el compilador las prefiere. Si diseñas hardware, piensa en términos de NAND/NOR desde el principio.
Domina las 7 puertas básicas, luego semisumadores y comparadores, luego la UAL. Cada nivel de abstracción se construye sobre el anterior.
Si obtienes una expresión, compruébala construyendo la tabla de verdad y simulándola. Los errores de precedencia son muy comunes. Este simulador facilita la verificación.
En exámenes y proyectos, muestra cada paso: "A·1 = A" o "A+A' = 1" deben estar justificados. Los profesores valoran el proceso, no solo el resultado.